聯電（2303）與Cadence今天共同宣布，Cadence的類比與混合訊號（AMS，Analog/Mixed Signal）晶片設計流程，獲得聯電22奈米超低功耗（22ULP）與22奈米超低漏電（22ULL）製程認證，可加速5G、物聯網和顯示等應用設計開發。
聯電指出，經過認證的Cadence AMS設計流程，提供整合可靠度介面（URI，Unified Reliability Interface），在22奈米製程設計時，可確保電路可靠度及使用壽命，並提供最佳化設計。
聯電元件技術開發及設計支援副總經理鄭子銘表示，相較於28奈米製程，聯電的22奈米製程能再縮減10%的晶粒面積、功率效能更佳，也可強化射頻性能。
（中央社）
更多新聞： 安格0.6股換展匯科1股 納100%持股子公司
