聯發科（2454）晶片設計研發本部群資深副總經理蔡守仁透過新聞稿表示，這次將人工智慧（AI）和電子設計自動化（EDA）結合出機器最佳化的電路區塊布局擺放，協助研發人員提高效率並自動執行最佳化任務。
蔡守仁指出，這技術正逐步整合導入聯發科全線開發的設計流程中，包括手機、電視、網通等晶片，將有效提升研發能量，縮短研發時程，協助公司及客戶快速搶占市場先機。
聯發科表示，隨著晶片複雜性不斷升高，如何讓數量龐大的組件處於最佳位置且功能正常，是晶片布局規劃中的嚴峻挑戰。
聯發科指出，早期電路區塊布局需仰賴人力及專案實務經驗，往往需要耗時數週，才能產出方案給晶片系統開發者使用。
聯發科表示，透過跨部門合作，運用AI的機器學習演算法，可將時間縮短至1天甚至數個小時，就能預測出最佳化的電路區塊布局，效益遠超越人工方式，更能提供多達數十項可行的開發方案，釋放出研發人力的時間及心力投注在其他更複雜的系統架構上。
此外，聯發科還運用模型的預先訓練技術，讓機器持續隨著專案演化，將一代優於一代的精神應用在聯發科的晶片開發上。聯發科表示，這技術將於11月在台灣舉辦的IEEE亞洲固態電路研討會A-SSCC發表，同步將申請國際專利。
（中央社）
更多新聞： 台積電總裁罕見發內部信「鼓勵員工多休假」 不包括3奈米製程
